企业官网建设流程全解析

做货源网站可以赚钱吗,cpa推广之家,一般通过唾液传染的疾病有哪些,wordpress 微信关注插件ARM 嵌入式系统与内核架构详解一、计算机系统基本组成1.1 计算机硬件系统基本组成CPU#xff08;中央处理器#xff09;#xff1a;控制单元 运算单元 寄存器存储器系统#xff1a;内存#xff08;主存#xff09;#xff1a;RAM、ROM外存#xff1a;硬盘、闪存等输入…ARM 嵌入式系统与内核架构详解一、计算机系统基本组成1.1 计算机硬件系统基本组成CPU中央处理器控制单元 运算单元 寄存器存储器系统内存主存RAM、ROM外存硬盘、闪存等输入/输出设备总线系统1.2 嵌入式系统定义以应用为中心以计算机技术为基础软硬件可裁剪的专用计算机系统。设计考虑因素功能、体积、环境、稳定性、可靠性、成本、功耗1.3 处理器分类类型全称特点应用场景CPUCentral Processing Unit通用处理器核心通用计算GPUGraphics Processing Unit图形处理单元图形渲染、并行计算FPUFloat Processing Unit浮点处理单元高强度数学运算MCUMicro Control Unit微控制器单片机片上集成外设DSPDigital Signal Processing数字信号处理器数字信号处理MPUMicro Processing Unit微处理器通用型性能较强SoCSystem on Chip片上系统集成多种处理器和功能模块二、存储器详解2.1 RAM随机访问存储器分类SRAM静态RAM存储原理使用晶体管存储0、16个晶体管构成1个存储单元特点速度快访问时间10-30ns成本高面积大制造复杂存储密度低不需要刷新电路功耗相对较低静态功耗应用Cache高速缓存、片上RAMDRAM动态RAM存储原理用电容充放电存储0、11个晶体管1个电容特点需要定期刷新防止电容漏电导致数据丢失存储密度高成本低速度较SRAM慢访问时间50-70ns需要外部刷新电路刷新机制每隔64ms刷新所有行SDRAM同步DRAM改进增加同步时钟与系统时钟同步特点支持突发传输更高的数据传输率需要时钟信号工作模式单倍数据率DDR SDRAM双倍数据率SDRAM核心原理在时钟上升沿和下降沿都传输数据发展历程DDR12倍预取电压2.5VDDR24倍预取电压1.8VDDR38倍预取电压1.5VDDR48倍预取电压1.2VDDR516倍预取电压1.1V特点带宽倍增功耗降低iRAM内部RAM本质SoC内部的SRAM特点访问速度最快与CPU同频率功耗最低容量有限通常几KB到几MB不需要外部总线访问用途关键代码段、实时数据、栈空间2.2 ROM只读存储器分类传统ROMMASK ROM掩模ROM工厂编程不可更改PROM可编程ROM一次编程EPROM可擦除PROM紫外线擦除EEPROM电可擦除PROM按字节擦写Flash MemoryNOR Flash支持XIPeXecute In Place随机访问速度快容量较小通常≤256MB价格较高用于存储引导代码、关键程序NAND Flash按页/块访问容量大GB到TB级别价格低需要坏块管理用于大容量存储eMMC嵌入式多媒体卡本质NAND Flash 控制器 标准接口特点简化设计提高可靠性与SD卡区别直接焊接在板上更稳定三、ARM内核架构详解3.1 指令集架构类型全称特点代表架构CISCComplex Instruction Set Computer指令复杂长度可变微码控制x86RISCReduced Instruction Set Computer指令精简长度固定硬件直接译码ARM, MIPS, RISC-VARM特点Load/Store架构大多数指令只能操作寄存器3.2 ARM架构演进ARMv1-v3早期版本ARMv4引入Thumb指令集16位ARMv5增强DSP指令ARMv6引入SIMD改进多媒体ARMv7支持Thumb-2引入NEONARMv8引入64位架构AArch64ARMv9安全性增强AI加速3.3 Cortex系列系列应用领域特点典型型号Cortex-A应用处理器高性能支持MMU运行Linux/AndroidA53, A72, A76Cortex-R实时系统高可靠性实时响应错误检测纠正R4, R5, R52Cortex-M微控制器低功耗低成本中断响应快M0, M3, M4, M73.4 ARM内核组成器件以Cortex-A系列为例1. 处理器核心Core取指单元从内存获取指令译码单元将指令解码为微操作执行单元ALU算术逻辑单元FPU浮点单元NEONSIMD单元流水线多级流水线提高效率2. 寄存器组通用寄存器R0-R15R0-R12通用目的R13SP栈指针R14LR链接寄存器保存返回地址R15PC程序计数器程序状态寄存器CPSRCurrent Program Status RegisterSPSRSaved Program Status Register异常模式时保存CPSR3. 存储系统CacheL1 Cache分离的指令Cache和数据CacheL2 Cache统一的指令/数据Cache缓存一致性协议MOESI/MESITLBTranslation Lookaside Buffer加速虚拟地址转换MMUMemory Management Unit内存管理虚拟地址到物理地址转换4. 中断控制器GICGeneric Interrupt Controller支持多核中断分发优先级管理中断屏蔽5. 调试系统JTAG/SWD接口ETMEmbedded Trace Macrocell指令跟踪DWTData Watchpoint and Trace数据观察点ITMInstrumentation Trace Macrocell软件跟踪6. 总线接口AMBAAdvanced Microcontroller Bus ArchitectureAXIAdvanced eXtensible Interface高性能AHBAdvanced High-performance Bus中等性能APBAdvanced Peripheral Bus低功耗外设7. 电源管理时钟门控关闭不使用的模块时钟电源门控关闭不使用的模块电源动态电压频率调整DVFS3.5 ARM工作模式7种特权模式系统模式System, sys特权级特权模式使用寄存器与用户模式相同用途运行操作系统任务快速中断模式FIQ, fiq特权级特权模式专用寄存器R8_fiq-R14_fiq用途高速中断处理特点中断自动屏蔽有独立寄存器组外部中断模式IRQ, irq特权级特权模式用途普通中断处理特点比FIQ优先级低管理模式Supervisor, svc特权级特权模式进入方式复位、SWI指令用途操作系统保护模式处理软件中断中止模式Abort, abt特权级特权模式进入方式数据/指令预取异常用途内存保护、虚拟内存管理未定义模式Undefined, und特权级特权模式进入方式执行未定义指令用途软件仿真、扩展指令集非特权模式用户模式User, usr特权级非特权模式限制不能访问受限资源不能直接切换模式用途运行应用程序模式切换自动切换异常发生时自动切换手动切换修改CPSR模式位只能在特权模式下返回用户模式通过恢复CPSR从SPSR或直接修改CPSR3.6 异常向量表异常向量表位置地址 异常类型 进入模式 0x00000000 复位 管理模式 0x00000004 未定义指令 未定义模式 0x00000008 软件中断SWI 管理模式 0x0000000C 预取中止 中止模式 0x00000010 数据中止 中止模式 0x00000014 保留 - 0x00000018 外部中断IRQ 外部中断模式 0x0000001C 快速中断FIQ 快速中断模式异常处理流程异常发生CPU检测到异常条件保存状态将下一条指令地址保存到相应模式的LRR14将CPSR保存到相应模式的SPSR模式切换切换到对应的异常模式PC跳转跳转到异常向量表对应地址中断屏蔽根据需要屏蔽某些中断异常处理执行异常处理程序异常返回恢复CPSR从SPSR恢复PC从LR需要调整异常优先级复位最高优先级数据中止FIQIRQ预取中止未定义指令、SWI最低优先级FIQ与IRQ的区别特性FIQIRQ优先级高低向量位置0x1C向量表末尾0x18专用寄存器R8-R14有专用备份与用户模式共享中断屏蔽自动屏蔽FIQ不自动屏蔽使用场景实时性要求高普通中断3.7 寄存器组织细节Banked寄存器不同模式有自己的专用寄存器R13SP每个模式都有自己的栈指针R14LR每个模式都有自己的链接寄存器SPSR除用户模式外其他模式都有CPSR寄存器格式32位31 30 29 28 27 ... 8 7 6 5 4 ... 0 N Z C V 保留 I F T 模式位条件标志位NNegative结果为负ZZero结果为零CCarry进位/借位VOverflow溢出控制位IIRQ中断禁止1禁止FFIQ中断禁止1禁止TThumb状态位1Thumb模式0ARM模式模式位[4:0]指定当前处理器模式3.8 内存管理MMU功能地址转换虚拟地址→物理地址内存保护设置访问权限Cache控制设置缓存策略总线优先级设置访问优先级页表结构一级页表粗粒度划分1MB sections二级页表细粒度划分4KB pagesTLB缓存最近使用的页表项内存访问属性访问权限无访问/只读/读写域Domain16个域控制访问权限缓存策略可缓存/不可缓存写回/写通分配/不分配3.9 调试与跟踪调试接口JTAG标准调试接口引脚多5线SWD串行调试引脚少2线SWO串行线输出用于跟踪跟踪组件ETM实时指令跟踪ITM软件插装跟踪DWT数据观察点性能计数程序流跟踪四、编程模型细节4.1 指令流水线典型的3级流水线取指Fetch从内存读取指令译码Decode解码指令读取操作数执行Execute执行操作写回结果流水线冲突结构冲突资源争用数据冲突数据依赖控制冲突分支指令4.2 异常返回指令指令功能说明MOVS PC, LR从异常返回最简单方式SUBS PC, LR, #4标准返回调整LR值LDMFD SP!, {PC}^从栈恢复恢复CPSR和PC4.3 中断延迟最佳情况3个时钟周期1周期检测中断2周期流水线刷新3周期跳转到向量表最坏情况取决于当前指令和流水线状态4.4 电源管理状态运行状态Run全速运行睡眠状态Sleep时钟门控停止状态Stop部分电源关闭待机状态Standby仅保持必要逻辑关机状态Shutdown完全断电五、总结要点ARM是RISC架构采用Load/Store模型7种工作模式中6种为特权模式1种为用户模式异常向量表固定在低地址空间每个异常对应4字节FIQ有专用寄存器中断响应更快CPSR是关键寄存器包含条件标志和控制位MMU实现虚拟内存提供内存保护和地址转换多层次存储体系寄存器→Cache→主存→外存异常处理需要保存上下文包括PC和CPSR